半導体装置及びその製造方法

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：佐藤成示 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-201950
公開番号（公開出願番号）：特開平8-064687
出願日： 1994年08月26日
公開日（公表日）： 1996年03月08日
要約：

【要約】【目的】素子の高耐圧化に影響を与えることなく高速動作が可能となると共に、SOI構造の埋め込み酸化膜厚が素子に印加される電位によらず任意に設定可能となり、また、デバイスの電位が固定されることにより安定動作も可能となる半導体装置及びその製造方法を提供する。【構成】絶縁膜2を介してSOI層3と相対する比較的高抵抗な導電性領域61をシリコン基板1中に設けて、横型MOSFET(Q12)が形勢されているSOI層3と、横型MOSFET(Q42)が形成されているSOI層3とを電気的に接続した。【効果】素子の高耐圧化に影響を与えることなく高速動作が可能となると共に、SOI構造の埋め込み酸化膜厚が素子に印加される電位によらず任意に設定可能となり、また、デバイスの電位が固定されることにより安定動作も可能となる半導体装置及びその製造方法を提供できる。

請求項（抜粋）：

支持基板となる第1の半導体基板と、前記第1の半導体基板とは反対導電型を有すると共に、複数のデバイスが互いに絶縁されて形成されている第2の半導体基板と、前記第1の半導体基板と前記第2の半導体基板とを互いに電気的に絶縁させる第1の絶縁層とから構成される、SOI構造を有する半導体装置に於いて、前記第1の半導体基板中に形成されると共に、前記第1の半導体基板とは反対導電型を有する第1の導電性領域と、前記第1の絶縁層に前記複数のデバイスの少なくとも2つと前記第1の導電性領域と、を電気的に接続する為の開口部とを設けたことを特徴とする半導体装置。

IPC (5件)：

H01L 21/8234 , H01L 27/088 , H01L 21/762 , H01L 27/12 , H01L 29/786

FI (3件)：

H01L 27/08 102 A , H01L 21/76 D , H01L 29/78 613 Z

引用特許：

審査官引用 (5件)

特開平3-093265
特開昭61-067253
特開昭58-093282

全件表示

前のページに戻る