特許

J-GLOBAL ID：200903080402859201

電気的消去及び書込み可能ROM

発明者： 樋口 光雄
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-288826
公開番号（公開出願番号）：特開平6-139786
出願日： 1992年10月27日
公開日（公表日）： 1994年05月20日
要約：

【要約】【目的】フラッシュ・メモリ等、EEPROMに関し、ECC回路を内蔵する場合のように素子面積の増大やコストの上昇を招くことのない回路構成で情報消失の可能性のあるセル・トランジスタを事前に検出し、再書込みや、使用するセル・トランジスタの変更を行う機会を得ることにより、情報の消失を防ぎ、システムの信頼性の向上を図る。【構成】記憶状態変化検出用のセンス回路12のセンス点>出力用のセンス回路9のセンス点>記憶状態変化検出用のセンス回路13のセンス点とし、これらセンス回路12、9、13の出力値を比較することにより、フローティングゲートに蓄積された電荷を減少させているセル・トランジスタを検出する。

請求項（抜粋）：

読出し状態にされたセル・トランジスタに流れる電流の電流値が、前記読出し状態にされたセル・トランジスタが第1の論理値を記憶していると見なすべき状態にあるか、第2の論理値を記憶していると見なすべき状態にあるかを判断する場合の基準電流値を含む複数の基準電流値よりも大きいか否かを、これら複数の基準電流値ごとに示す複数のデータを得ることができる読出し回路を備えて構成されていることを特徴とする電気的消去及び書込み可能ROM。

IPC (2件)：

G11C 16/06 ,  G11C 29/00 303

引用特許：

審査官引用 (4件)

• 特開平3-222196
  
• 特開昭58-056300
  
• 特開平3-134897
  
• 特開昭62-146496