特許

J-GLOBAL ID：200903080434356678

LSI実装構造

発明者： 小林 健治
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平4-112397
公開番号（公開出願番号）：特開平5-291352
出願日： 1992年04月06日
公開日（公表日）： 1993年11月05日
要約：

【要約】【目的】 LSIチップの多端子化、高速化に有利で、かつチップキャリア基板との熱膨張差により生じる接合部の信頼性問題を解決し得る実装構造を得る。【構成】 裏面にバンフ状外部接続端子22を有するチップキャリア基板20の表面に、回路面全体に微細なピン状外部接続端子11を有するLSIチップ10を実装する。そして、LSIチップの多端子化や高速化を図り、また熱膨張率の差により生じるストレスをピン状外部接続端子で吸収し、接合部の信頼性を向上させる。

請求項（抜粋）：

LSIチップをフェイスダウンにより実装するLSI実装構造であって、表面にLSI接続用パッド、裏面にバンプ状外部接続端子を有するチップキャリア基板上に、回路面に微細なピン状外部接続端子を有するLSIチップを実装することを特徴とするLSI実装構造。

IPC (2件)：

H01L 21/60 311 ,  H05K 3/00

引用特許：

審査官引用 (3件)

• 特開昭61-051838
  
• 特開平2-168640
  
• 特開昭62-249429