特許

J-GLOBAL ID：200903080437253365

不揮発性半導体記憶装置

発明者： 小島 誠
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 前田 弘 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-083442
公開番号（公開出願番号）：特開2000-276891
出願日： 1999年03月26日
公開日（公表日）： 2000年10月06日
要約：

【要約】【課題】 不揮発性半導体記憶装置において、高速なデータ読み出しを行う。【解決手段】 リセット制御部20が行アドレスX又は列アドレスYの遷移を検出すると、RSフリップフロップ16は、その出力であるリセットトランジスタ制御信号RSTの信号レベルを“L”にするので、すべてのリセットトランジスタ2は非活性化状態になる。その後、メモリセル1が選択され、データ読み出しが可能になる。ラッチ回路14は、読み出されたデータを出力ラッチ信号/SOに同期してラッチする。このときから、リセット制御部20が次のアドレスの遷移を検出するまでの間、すべてのリセットトランジスタ2は活性化状態を保ち、ビット線BL0〜BLn及びダミービット線BLGのリセットを行う。

請求項（抜粋）：

マトリクス状に配置された複数のメモリセルを有するメモリセルアレイと、前記マトリクス状に配置された複数のメモリセルの各列に対して、それぞれ設けられた複数のビット線と、前記各ビット線と接地線との間にそれぞれ設けられ、活性化状態のときに当該ビット線に蓄積された電荷を接地線に流す複数のリセット手段と、前記複数のリセット手段を制御するリセット制御部とを備えており、前記リセット制御部は、読み出し動作時において、前記メモリセルアレイからデータが読み出されてから、データが読み出されるメモリセルを指定するアドレスが新たに入力されるまでの間のいずれかの期間において、前記リセット手段を活性化状態にするものである不揮発性半導体記憶装置。

Fターム (6件)：

5B025AA03 ,  5B025AB01 ,  5B025AC01 ,  5B025AD05 ,  5B025AD11 ,  5B025AE05