特許

J-GLOBAL ID：200903080449380672

半導体装置

発明者： 福井 孝道
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 宮越 典明
公報種別：公開公報
出願番号（国際出願番号）：特願平3-306970
公開番号（公開出願番号）：特開平5-121665
出願日： 1991年10月26日
公開日（公表日）： 1993年05月18日
要約：

【要約】【目的】 積層配線構造の上層部を一部除去することにより高抵抗領域を形成し、抵抗体とする半導体装置を提供すること。【構成】 積層配線上層部1、積層配線下層部2、下地絶縁膜3から構成されており、積層配線上層部1の1部を除去することにより高抵抗領域を形成した半導体装置。【効果】 このように積層配線上層部1の一部を除去し、その領域の配線抵抗を上げて高抵抗領域を形成し、高抵抗体とすることにより、抵抗体の形成に必要な面積を縮少することができるので、高集積化が可能となり、また、制御性が容易である効果が生ずる。

請求項（抜粋）：

積層配線構造の上層部を一部除去し、これにより高抵抗領域を形成してなることを特徴とする半導体装置。

IPC (2件)：

H01L 27/04 ,  H01L 21/3205

引用特許：

審査官引用 (2件)

• 特開昭60-120550
  
• 特開昭56-045165