特許
J-GLOBAL ID：200903080451845143
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
梅田 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平7-335028
公開番号（公開出願番号）：特開平9-181087
出願日： 1995年12月22日
公開日（公表日）： 1997年07月11日
要約：
【要約】【課題】 InP系ヘテロ接合バイポーラトランジスタにおいて、SiドープAlInAs層中にPをドーピングすることにより、半導体装置製造工程中に酸化されたSiドープAlInAs層中でSi原子とO原子の結合を防ぎ、SiドープAlInAs層のキャリア濃度の減少を抑制し、電流増幅率βの劣化のない、高信頼性半導体装置を提供すること。【解決手段】 基板上に第1の導電型のエミッタ領域と、第2導電型のベース領域と、第1の導電型コレクタ領域からなるヘテロ接合バイポーラトランジスタにおいて、上記第1の導電型のエミッタ領域又はコレクタ領域にSi、PドープAlInAs層を含ませる。
請求項（抜粋）：
基板上に第1の導電型のエミッタ領域と、第2導電型のベース領域と、第1の導電型コレクタ領域からなるヘテロ接合バイポーラトランジスタであって、上記第1の導電型のエミッタまたはコレクタ領域にSiドープAlInAs層にリンを含む層を含んでなることを特徴とする半導体装置。
IPC (4件)：
H01L 21/331
, H01L 29/73
, H01L 21/203
, H01L 29/205
H01L 29/72
, H01L 21/203 M
, H01L 29/205
