特許
J-GLOBAL ID:200903080472678646

半導体装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 丸島 儀一
公報種別:公開公報
出願番号(国際出願番号):特願平5-083412
公開番号(公開出願番号):特開平6-296015
出願日: 1993年04月09日
公開日(公表日): 1994年10月21日
要約:
【要約】【目的】 フォトリソグラフィーの最小加工寸法より小さく加工された微細な半導体装置を提供する。【構成】 基体1の表面上に形成された凸部を有する領域3の側壁部5′に隣接して、フォトリソグラフィーの最小加工寸法より小さいゲート電極6を形成し、これに整合させて主電極領域7、8を形成する。【作用】 凸部の高さより小さい長さ(巾)のゲート電極が形成できるので、サブミクロンオーダーが容易に実現できる。
請求項(抜粋):
ゲート電極を有する半導体装置において、前記主電極領域の上に設けられた側壁部を備えた凸部を含む第1の領域を有し、前記ゲート電極が該側壁部に隣接して設けられた半導体又は導電体の材料で形成された第2の領域からなり、そのゲート長がフォトリソグラフィーの最小加工寸法より小さいことを特徴とする半導体装置。

前のページに戻る