特許
J-GLOBAL ID：200903080474426229
アドレス制御方法
発明者：
出願人/特許権者：
代理人 (1件)：
曾我 道照 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-300532
公開番号（公開出願番号）：特開平10-143427
出願日： 1996年11月12日
公開日（公表日）： 1998年05月29日
要約：
【要約】【課題】 従来のアドレス制御方法は、本体に対して増設した増設ユニットに多桁型のスイッチを設けアドレスを設定していたため、新設及びメンテナンス時におけるアドレス設定が煩わしく、誤設定のこともあり、設定作業に労苦を伴っていた。【解決手段】 本発明によるアドレス制御方法は、各増設ユニット(2,3)に信号比較器(21,23)及び加算器(20,22)を設け、アドレス信号(a)と比較コード信号(b0,b1)を信号比較器(21,23)に入力し、信号が一致した場合に信号比較器(21,23)がイネーブル信号(c0,c1)を出力し、アドレスが自動設定される構成である。
請求項（抜粋）：
本体(1)に対して増設ユニット(2,3)を追加し、前記各増設ユニット(2,3)のアドレスを制御するようにしたアドレス制御方法において、前記各増設ユニット(2,3)に信号比較器(21,23)及び加算器(20,22)を設け、前記本体(1)と増設ユニット(2,3)とをアドレスライン(10)及び比較コード信号ライン(11)で接続し、前記増設ユニット(2,3)では前記本体(1)からのアドレス信号(a)と比較コード信号(b0,b1)を前記信号比較器(21,23)に入力し前記各信号(a,b0又はb1)が一致した場合に前記信号比較器(21,23)がイネーブル信号(c0,c1)を出力し、前記増設ユニット(2,3)は前記比較コード信号(b0,b1)と加算定数(d0,d1)を前記加算器(20,22)へ入力し、この加算器(20,22)から得られた加算後の比較コード信号(b1,b2)を次の増設ユニット(3・・・)の加算器(22)へ入力することを特徴とするアドレス制御方法。
引用特許：
前のページに戻る
