半導体記憶装置及びそのテスト方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：高橋詔男 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-363664
公開番号（公開出願番号）：特開2002-074944
出願日： 2000年11月29日
公開日（公表日）： 2002年03月15日
要約：

【要約】【課題】DRAMと同じメモリセルを備え、SRAM仕様で動作する半導体記憶装置であって、チップサイズが小さく低消費電力かつ安価で、アドレスに含まれるスキューによるアクセスの遅延やメモリセル破壊を引き起こさない半導体記憶装置を提供する。【解決手段】 ATD回路3は外部から供給されるアドレスAddressの変化からアドレス変化検出信号ATDにワンショットパルスを発生させる。その際、アドレスのビット毎にワンショットパルスを発生させてそれらを合成することで、アドレスにスキューが含まれる場合であってもワンショットパルスを1発だけ発生させる。まず、リフレッシュ制御回路4が生成したリフレッシュアドレスR_ADDを用いてワンショットパルスの発生期間中にリフレッシュする。次に、ワンショットパルスの立ち下がりを受け、ラッチ制御信号LCを生成してアドレスをラッチ2に取り込んでメモリセルアレイ6にアクセスする。

請求項（抜粋）：

リフレッシュを必要とする複数のメモリセルを有する半導体記憶装置において、前記リフレッシュの対象となるメモリセルに対応するリフレッシュアドレス信号を生成するリフレッシュアドレス生成手段と、入力アドレス信号に応答してアドレス変化検出信号を発生するアドレス変化検出手段と、前記アドレス変化検出信号に応答して、前記リフレッシュアドレス信号に対応するメモリセルのリフレッシュを行ってから、前記入力アドレス信号に対応するメモリセルにアクセスする制御手段とを具備することを特徴とする半導体記憶装置。

IPC (5件)：

G11C 11/403 , G11C 11/407 , G11C 11/406 , G11C 11/401 , G11C 29/00 671

FI (5件)：

G11C 29/00 671 S , G11C 11/34 371 J , G11C 11/34 354 F , G11C 11/34 363 N , G11C 11/34 371 A

Fターム (20件)：

5B024AA01 , 5B024AA07 , 5B024BA21 , 5B024BA23 , 5B024BA27 , 5B024CA16 , 5B024DA08 , 5B024DA10 , 5B024DA18 , 5B024EA01 , 5B024EA04 , 5L106AA01 , 5L106CC08 , 5L106CC16 , 5L106CC26 , 5L106DD03 , 5L106DD12 , 5L106EE06 , 5L106FF02 , 5L106GG07

前のページに戻る