特許
J-GLOBAL ID：200903080508747410
フロ-ティングゲ-ト連想記憶装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
小橋 一男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-356435
公開番号（公開出願番号）：特開2000-187991
出願日： 1999年12月15日
公開日（公表日）： 2000年07月04日
要約：
【要約】【課題】 非揮発性連想記憶装置内にデータを格納する方法及び装置を提供する。【解決手段】 本発明によれば、アクセス回路を介してビット線から受取られるデータビットを非揮発性格納装置内に格納する。カップリング回路が、ビット線か又は相補的ビット線の何れかを、格納装置内に格納されているデータビットの論理レベルに依存してバイアス回路へ結合させる。バイアス回路は、格納されているデータビットと同一の論理レベルを持ったデータビットがビット線へ印加される場合にマッチ(一致)信号を発生する。
請求項（抜粋）：
ビット線と、相補的ビット線と、マッチ線と、ソース制御線とを具備するメモリアレイに使用する連想記憶装置セルにおいて、ソース制御線へ結合されており且つ第一データビットを格納すべく動作可能な非揮発性格納装置、前記格納装置及びビット線へ結合されており、第一制御信号に応答して前記格納装置を前記ビット線へ結合させるべく動作可能なアクセス回路、前記格納装置と、ビット線と、相補的ビット線とに結合されており、出力端を具備すると共に、前記第一データビットが第一論理レベルを有する場合に前記ビット線を前記出力端へ結合させるべく動作可能であり且つ前記第一データビットが第二論理状態を有している場合に前記相補的ビット線を前記出力端へ結合させるべく動作可能なカップリング回路、前記マッチ線と、第一所定電圧と、前記カップリング回路の出力端とに結合されており、前記カップリング回路の出力端が第一論理レベルにある場合に前記第一所定電圧を前記マッチ線へ結合させるべく動作可能なバイアス回路、を有していることを特徴とする連想記憶装置セル。
IPC (2件)：
G11C 15/04 601
, G11C 17/00
G11C 15/04 601 R
, G11C 17/00 Z
