特許

J-GLOBAL ID：200903080527114968

並列計算機システム及びプロセッサ数制御方法

発明者： 中尾 教伸 ,  伊達 博
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平7-050790
公開番号（公開出願番号）：特開平8-249294
出願日： 1995年03月10日
公開日（公表日）： 1996年09月27日
要約：

【要約】【目的】並列プログラムの処理時間を最小にするように使用プロセッサ数を制御する。【構成】並列プログラム制御手段104によってプロセッサ107〜109を用いて並列プログラムを起動する。実行状況監視手段105はその実行状況を監視し、使用プロセッサ数決定手段106に入力する。使用プロセッサ数決定手段は実行状況から望ましい使用プロセッサ数を決定し、並列プログラム制御手段によって使用プロセッサ数を変更後、並列プログラムを再開する。以上の処理を繰り返すことにより、処理時間を最小にするプロセッサ数に到達する。【効果】本発明によれば、並列プログラムの処理時間を短縮するように使用プロセッサ数を制御する並列計算機システムを提供することができる。

請求項（抜粋）：

複数のプロセッサとこれらのプロセッサ間の通信手段をもつ並列計算機システムに関し、任意個のプロセッサを使用可能な並列プログラムを制御する並列プログラム制御手段と,並列プログラム実行時の処理状況を監視する実行状況監視手段と,実行状況監視手段から得られた情報より使用プロセッサ数を決定する使用プロセッサ数決定手段を備えることを特徴とする並列計算機システム。

IPC (3件)：

G06F 15/16 430 ,  G06F 9/38 370 ,  G06F 9/46 340

FI (3件)：

G06F 15/16 430 Z ,  G06F 9/38 370 A ,  G06F 9/46 340 D