データ記録回路

発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平6-305328
公開番号（公開出願番号）：特開平8-083485
出願日： 1994年09月12日
公開日（公表日）： 1996年03月26日
要約：

【要約】【目的】本発明は、トリガ信号の前後のデータを記録するデータ記録回路規模の小さな簡素な回路で実現することを目的とする。【構成】入力データを記録するFIFOメモリ11を設け、FIFOメモリ11からのハーフステータス11half信号を受けて、外部トリガ信号102が来るまで、FIFOメモリ11の1/2の一定量に入力データを保存更新制御するFIFO制御部20を設ける構成手段。

請求項（抜粋）：

連続した入力データを受けて、外部トリガ信号(102)の前後のデータの記録回路において、入力データを記録するFIFOメモリ(11)を設け、当該FIFOメモリ(11)からの一定量バッファ量を知らせるステータス信号を受けて、この信号の後、外部トリガ信号(102)が来るまで、当該FIFOメモリ(11)に一定量の入力データを保存更新制御するFIFO制御部(20)を設け、以上を具備していることを特徴としたデータ記録回路。

前のページに戻る