特許
J-GLOBAL ID：200903080537964218
薄膜トランジスタパネルおよびその製造方法
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平3-351328
公開番号（公開出願番号）：特開平5-165058
出願日： 1991年12月13日
公開日（公表日）： 1993年06月29日
要約：
【要約】【目的】薄膜トランジスタのi型半導体層の上にブロッキング層を設けることなく、しかもi型半導体層のチャンネル領域にダメージを与えることなくn型半導体層を電気的に分離する。【構成】画素電極12aの端部をソース電極Sとその下のソース側コンタクト層17との間に介在させ、この画素電極12aと同じ透明導電膜12からなる導電層12bをドレイン電極Dとその下のドレイン側コンタクト層17との間に設けるとともに、ソース側およびドレイン側のコンタクト層17をそれぞれ画素電極12aの端部および前記導電層12bと同一の形状に形成し、かつn型半導体層16のソース,ドレイン電極S,D間の部分を層厚全体にわたって酸化させた酸化絶縁層16aとした。
請求項（抜粋）：
基板上に、ゲート電極とゲート絶縁膜とi型半導体層とn型半導体層とコンタクト層とソース,ドレイン電極とからなる薄膜トランジスタと、この薄膜トランジスタのソース電極につながる画素電極とを形成した薄膜トランジスタパネルにおいて、前記画素電極の端部を前記ソース電極とその下のソース側コンタクト層との間に介在させ、この画素電極と同じ透明導電膜からなる導電層を前記ドレイン電極とその下のドレイン側コンタクト層との間に設けるとともに、前記ソース側およびドレイン側のコンタクト層をそれぞれ前記画素電極の端部および前記導電層と同一の形状に形成し、かつ前記n型半導体層のソース,ドレイン電極間の部分を層厚全体にわたって酸化させた酸化絶縁層としたことを特徴とする薄膜トランジスタパネル。
IPC (4件)：
G02F 1/136 500
, G02F 1/1343
, H01L 27/12
, H01L 29/784
