特許
J-GLOBAL ID：200903080555450124
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平6-141820
公開番号（公開出願番号）：特開平8-006231
出願日： 1994年06月23日
公開日（公表日）： 1996年01月12日
要約：
【要約】【目的】 本発明は、半導体回路に形成される金属配線パターンの設計製造に関し、平坦化のためのダミー配線パターンを効率良く必要最小限に発生させる手法を得る。【構成】 半導体デバイスの多層金属配線の自動配線設計を行う際、所望のデバイス特性を得るために設計された全配線パターンに対して、多層金属配線の各層の配線パターンの相互比較を行い、第2層配線パターン2で最接近パターンがある時、その直下の第1層配線パターン1との間隔が配線ピッチの2倍以上間隔が空いている場合に、ダミーパターン3を発生させ、比較した第一層配線パターン1と合成したフォトリソグラフィマスクを使用する。
請求項（抜粋）：
半導体デバイスの多層金属配線の自動配線設計を行う際、所望のデバイス特性を得るために設計された全配線パターンに対して、多層金属配線の各層の配線パターンの相互比較を行い、第2層配線パターン(2) で最接近パターンがある時、その直下の第1層配線パターン(1) 間隔を、配線中心間の間隔をグリッドと定義する時、グリッド/2で定義される量の4倍以上間隔が空いている場合に、ダミーパターン(3) を発生させ、比較した該第1層配線パターン(1) と合成したフォトリソグラフィマスクを使用することを特徴とする半導体装置の製造方法。
IPC (4件)：
G03F 1/08
, H01L 21/027
, H01L 21/82
, H01L 21/3205
H01L 21/30 502 C
, H01L 21/30 502 P
, H01L 21/82 C
, H01L 21/88 K
, H01L 21/88 S
