特許

J-GLOBAL ID：200903080559327033

CLADにおけるアドレス学習装置

発明者： 杉田 正浩
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 境 廣巳
公報種別：公開公報
出願番号（国際出願番号）：特願平5-175993
公開番号（公開出願番号）：特開平7-143180
出願日： 1993年06月23日
公開日（公表日）： 1995年06月02日
要約：

【要約】【目的】 パケットをATMセルに分解,組立するCLADにおいて、学習精度を維持しつつ、アドレス・テーブルの学習にかかる負荷を軽減する。【構成】 ATM伝送系からBOMセル,SSMセルをバッファ1に受信すると、制御部2はセル中の送信元アドレス,VPI,VCIといったアドレス情報をアドレス・テーブル3に追加登録する。これとは非同期に制御部2は、テーブル3の空き領域の不足時や負荷の小さなときに、テーブル3の内容を送信元アドレスでソートし、重複するアドレス情報の単一化,同一送信元アドレスを持つ複数のアドレス情報の多数決方式による単一化を行う。イーサネット等のLANからパケットをバッファ5に受信すると、パケット中の宛先アドレスと同一のアドレスを送信元アドレスに持つアドレス情報をテーブル3から検索し、そのアドレス情報中のVPI,VCIを使用して、セル生成部6により受信パケットをATMセル化する。

請求項（抜粋）：

ATM伝送系から受信したATMセルをイーサネットなどのLANにおけるパケットにパケット化し、反対にイーサネットなどのLANから受信したパケットをATMセルにセル化するCLADにおいて、アドレス・テーブルと、ATM伝送系から受信したATMセルに含まれる送信元アドレス,VPIおよびVCIを含むアドレス情報を前記アドレス・テーブルに登録すると共に、前記アドレス・テーブルに登録されている重複するアドレス情報を単一化し且つ送信元アドレスは一致するが残りのアドレス情報要素に相違のある複数のアドレス情報を多数決方式によって単一化する単一化処理を、前記登録処理と非同期に実行するアドレス・テーブル制御部と、イーサネットなどのLANから受信したパケットの宛先アドレスに一致する送信元アドレスを含む前記アドレス・テーブル中のアドレス情報に含まれるVPI,VCIを使用して、前記受信したパケットをATMセル化するセル生成部とを備えることを特徴とするCLADにおけるアドレス学習装置。

IPC (4件)：

H04L 12/66 ,  H04L 12/28 ,  H04L 12/46 ,  H04L 12/56

FI (4件)：

H04L 11/20 B ,  H04L 11/00 310 C ,  H04L 11/20 D ,  H04L 11/20 102 Z