強誘電体メモリ装置及びその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：高橋敬四郎
公報種別：公開公報
出願番号（国際出願番号）：特願2000-133093
公開番号（公開出願番号）：特開2001-320028
出願日： 2000年05月02日
公開日（公表日）： 2001年11月16日
要約：

【要約】【課題】書込電圧を低くすることが可能な強誘電体メモリ装置を提供する。【解決手段】基板の表面に半導体領域が画定されている。半導体領域内のチャネル領域の両側にソース領域及びドレイン領域が配置されている。ゲート絶縁膜がチャネル領域を覆う。フローティングゲート電極が、ゲート絶縁膜の上に配置されている。強誘電体膜が、フローティングゲート電極の上に配置されている。強誘電体膜は、フローティングゲート電極の上面のうち外周部近傍の領域を除いた領域に接する。強誘電体膜の上にコントロールゲート電極が配置されている。

請求項（抜粋）：

表面に半導体領域を有する基板と、前記半導体領域内のチャネル領域の両側に配置されたソース領域及びドレイン領域と、チャネル領域を覆うゲート絶縁膜と、前記ゲート絶縁膜の上に配置されたフローティングゲート電極と、前記フローティングゲート電極の上に配置され、該フローティングゲート電極の上面のうち外周部近傍の領域を除いた領域に接する強誘電体膜と、前記強誘電体膜の上に配置されたコントロールゲート電極とを有する強誘電体メモリ装置。

IPC (6件)：

H01L 27/10 451 , H01L 27/108 , H01L 21/8242 , H01L 21/8247 , H01L 29/788 , H01L 29/792

FI (3件)：

H01L 27/10 451 , H01L 27/10 651 , H01L 29/78 371

Fターム (36件)：

5F001AA01 , 5F001AA17 , 5F001AB02 , 5F001AB09 , 5F001AD51 , 5F001AD52 , 5F001AF07 , 5F001AG10 , 5F001AG29 , 5F083FR07 , 5F083GA05 , 5F083GA09 , 5F083GA21 , 5F083GA22 , 5F083GA25 , 5F083JA05 , 5F083JA15 , 5F083JA36 , 5F083JA38 , 5F083JA39 , 5F083JA44 , 5F083MA06 , 5F083MA20 , 5F083PR03 , 5F083PR09 , 5F083PR34 , 5F083PR40 , 5F101BA01 , 5F101BA62 , 5F101BB02 , 5F101BB17 , 5F101BD32 , 5F101BD33 , 5F101BF03 , 5F101BH14 , 5F101BH15

引用特許：

審査官引用 (6件)

半導体装置、並びにその動作方法及び製造方法
公報種別：公開公報出願番号：特願平9-104521 出願人：日本電気株式会社
半導体記憶素子およびその製造方法
公報種別：公開公報出願番号：特願平9-101959 出願人：沖電気工業株式会社
半導体記憶素子およびその製造方法
公報種別：公開公報出願番号：特願平10-020770 出願人：沖電気工業株式会社

全件表示

前のページに戻る