特許

J-GLOBAL ID：200903080568546104

多層配線基板の層間短絡防止方法および多層配線基板および多層配線基板の製造方法およびこれらを用いた電子機器

発明者： 成塚 康則 ,  薮下 明 ,  松山 治彦 ,  香月 真理亜 ,  鶴子 昌宣
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 鈴木 市郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-376082
公開番号（公開出願番号）：特開2002-185148
出願日： 2000年12月11日
公開日（公表日）： 2002年06月28日
要約：

【要約】【課題】 絶縁層や誘電体層の欠陥そのものを検査することなく、層間短絡不良に至る可能性のある欠陥の修復を、低コストで実現可能とすること。【解決手段】 下層の導電パターンを一方の電極として、電着法により絶縁性材料を欠損欠陥部分に付着させる。

請求項（抜粋）：

少なくとも、下層の導電パターン上に、絶縁層または誘電体層を積層し、この絶縁層または誘電体上に上層の導電パターンを積層してなる多層配線基板において、絶縁層または誘電体層の形成後に、下層の導体パターン上の絶縁層または誘電体層の欠損部分に、下層の導体パターンを一方の電極とした電着法を用いて、電気的に絶縁性の物質を付着させることを特徴とする多層配線基板の層間短絡防止方法。

IPC (5件)：

H05K 3/46 ,  C25D 13/02 ,  C25D 13/06 ,  C25D 13/12 ,  H05K 3/22

FI (6件)：

H05K 3/46 V ,  H05K 3/46 T ,  C25D 13/02 Z ,  C25D 13/06 Z ,  C25D 13/12 Z ,  H05K 3/22 Z

Fターム (30件)：

5E343AA02 ,  5E343AA11 ,  5E343BB21 ,  5E343BB61 ,  5E343BB62 ,  5E343EE60 ,  5E343ER21 ,  5E343ER25 ,  5E343ER60 ,  5E343GG14 ,  5E346AA02 ,  5E346AA12 ,  5E346AA13 ,  5E346AA15 ,  5E346AA32 ,  5E346AA33 ,  5E346AA38 ,  5E346BB01 ,  5E346BB20 ,  5E346CC09 ,  5E346CC16 ,  5E346CC31 ,  5E346DD01 ,  5E346DD11 ,  5E346EE31 ,  5E346EE39 ,  5E346FF45 ,  5E346GG01 ,  5E346GG36 ,  5E346HH08