特許

J-GLOBAL ID：200903080577345936

半導体装置およびその製造方法

発明者： 土屋 賀子
出願人/特許権者： ソニー株式会社
代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平5-027276
公開番号（公開出願番号）：特開平6-224430
出願日： 1993年01月22日
公開日（公表日）： 1994年08月12日
要約：

【要約】【目的】 本発明は、素子分離領域といわゆるコンケーブ型トランジスタとを設けた半導体装置において、素子分離領を縮小化して高集積化を図るとともに、同トランジスタの動作特性を低下させることなく信頼性の向上を図る。【構成】 単結晶シリコン基板11上に形成した多結晶シリコン層12に素子分離領域13を形成するとともに、単結晶シリコン基板11に達する状態に多結晶シリコン層12に形成した溝15と、その内壁およびその周囲の多結晶シリコン層12の表面とに形成したゲート絶縁膜16と、ゲート絶縁膜16の表面に形成したゲート電極17と、溝15の両側の多結晶シリコン層12に形成したソース・ドレイン領域20,21とよりなるコンケーブ型トランジスタ22を形成したものである。

請求項（抜粋）：

単結晶シリコン基板上に形成した多結晶シリコン層と、前記単結晶シリコン基板に達する状態に前記多結晶シリコン層に形成した溝と、前記溝の内壁およびその周囲の前記多結晶シリコン層の表面とに形成したゲート絶縁膜と、前記ゲート絶縁膜の表面に形成したゲート電極と、前記溝の両側の前記多結晶シリコン層に形成したソース・ドレイン領域とよりなるコンケーブ型トランジスタと、前記多結晶シリコン層に形成した素子分離領域とを設けたことを特徴とする半導体装置。

IPC (3件)：

H01L 29/784 ,  H01L 21/76 ,  H01L 21/316

FI (3件)：

H01L 29/78 301 X ,  H01L 21/94 A ,  H01L 29/78 301 V