特許
J-GLOBAL ID：200903080578441823
入力信号読み取り回路
発明者：
出願人/特許権者：
代理人 (1件)：
若林 忠
公報種別：公開公報
出願番号（国際出願番号）：特願平8-298526
公開番号（公開出願番号）：特開平10-145197
出願日： 1996年11月11日
公開日（公表日）： 1998年05月29日
要約：
【要約】【課題】 入力信号を忠実に再現し、かつ入力信号に対する読み取り信号の遅延量を少なくする。【解決手段】 アップ/ダウンカウンタ1は入力信号S1 のハイの区間サンプリングクロックS2 をアップカウントし、入力信号S1 のロウの区間サンプリングクロックS2 をダウンカウントし、0になるとアンダーフロー信号S5 を出力する。比較器3はアップ/ダウンカウンタ1のカウント値S3 が設定値レジスタ2の設定値と一致すると一致信号S4 を出力する。R-Sフリップフロップ4は一致信号S4 によりセットされ、アンダーフロー信号S5 によりリセットされ、読み取り信号S6 を出力する。
請求項（抜粋）：
入力信号がハイレベルのときサンプリングクロックをアップカウントし、前記入力信号がロウレベルのとき前記サンプリングクロックをダウンカウントし、カウント値が0になるとアンダーフロー信号を出力するアップ/ダウンカウンタと、設定値を保持する設定値レジスタと、前記アップ/ダウンカウンタのカウント値を前記設定値と比較し、前記設定値と一致すると一致信号を出力する比較器と、前記一致信号が出力されると、ハイレベルを、前記アンダーフロー信号が出力されるとロウレベルを読み取り信号として出力する出力制御回路を有する入力信号読み取り回路。
引用特許：
前のページに戻る
