特許
J-GLOBAL ID：200903080594784536
ビット配列変換方法
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
石戸 久子 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-271434
公開番号（公開出願番号）：特開2002-082797
出願日： 2000年09月07日
公開日（公表日）： 2002年03月22日
要約：
【要約】【課題】 複数のデータを同時に処理することができ、かつ、処理ステップが少ないビット配列変換方法を提供する。【解決手段】 この発明の方法を実施するためのシステム100は、同数ビットの第1,第2のデータを格納する第1,第2のレジスタ21,22と、第3のレジスタ23とを具備するレジスタ部20と、配列変換制御部40とを有する。配列変換制御部は、第1のデータを上位方向に1ビットシフトし、オーバフローした1ビットを第3のレジスタに格納し、第3のレジスタのデータを第1のレジスタの最下位ビット位置に移動する第1の命令と、第2のデータを下位方向に1ビットシフトし、オーバフローした1ビットを第3のレジスタに格納し、第3のレジスタのデータを第2のレジスタの最上位ビット位置に移動する第2の命令とを第1,第2のレジスタのビット数だけ繰り返し、最後に、第1のレジスタに対し第1の命令を実行する。
請求項（抜粋）：
複数のビットからなる第1のデータを格納する第1のレジスタと、第1のデータと同じビット数の第2のデータを格納する第2のレジスタと、第3のレジスタとを有し、第1のレジスタの第1のデータを上位方向に1ビットシフトし、第1のレジスタからオーバフローした1ビットを第3のレジスタに格納するとともに、それまで第3のレジスタに格納されていたデータを第1のレジスタの最下位ビット位置に移動する第1の命令と、第2のレジスタの第2のデータを下位方向に1ビットシフトし、第2のレジスタからオーバフローした1ビットを第3のレジスタに格納するとともに、それまでに第3のレジスタに格納されていたデータを第2のレジスタの最上位ビット位置に移動する第2の命令との実行を1サイクルとするペア命令を第1,第2のレジスタのビット数に対応する回数だけ繰り返し、最後に第1のレジスタに対し第1の命令を実行するビット配列変換方法。
IPC (2件)：
FI (2件)：
前のページに戻る
