特許
J-GLOBAL ID：200903080610308235
半導体積層構造及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
高橋 詔男 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-353573
公開番号（公開出願番号）：特開2000-183461
出願日： 1998年12月11日
公開日（公表日）： 2000年06月30日
要約：
【要約】【課題】 狭窄された電流が層方向に散逸する虞がなく、電流を所定の領域内に良好に閉じ込めることのできる半導体積層構造及びその製造方法を提供する。【解決手段】 化合物半導体基板1上に、通電領域と電流狭窄領域を有する積層構造の電流狭窄構造を備え、かつ、この電流狭窄構造の電流狭窄層11は、III-V族化合物半導体の電流狭窄層となる所定の幅の領域Aを除いた部分を酸化させて得られる半導体積層構造において、前記電流狭窄層11は、前記V族元素を複数の元素により構成するとともに、複数の元素の組成比を積層方向に段階的に変化させてなることを特徴とする。
請求項（抜粋）：
化合物半導体基板上に、通電領域と電流狭窄領域を有する積層構造の電流狭窄構造を備え、かつ、該電流狭窄構造の電流狭窄層は、III-V族化合物半導体の電流狭窄層となる所定の幅の領域を除いた部分を酸化させて得られる半導体積層構造において、前記電流狭窄層は、前記V族元素を複数の元素により構成するとともに、該複数の元素の組成比を積層方向に段階的に変化させてなることを特徴とする半導体積層構造。
Fターム (6件)：
5F073AA07
, 5F073AA13
, 5F073CA07
, 5F073CA12
, 5F073CB02
, 5F073DA27
