特許

J-GLOBAL ID：200903080611632150

MOSスタティック型RAM

発明者： 茶谷 茂雄
出願人/特許権者： 松下電子工業株式会社
代理人 (1件)： 宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平5-048844
公開番号（公開出願番号）：特開平6-259998
出願日： 1993年03月10日
公開日（公表日）： 1994年09月16日
要約：

【要約】【目的】 データ線に微少漏れ電流のある製品を、検査コストを増大させずに検査選別する。【構成】 外部信号φ1によって、任意の期間オフ状態にできるデータ線BL0,BL1の負荷抵抗であるMOSFET11〜18を有し、外部信号φ2によって活性化のタイミングを制御できるセンスアンプと制御信号切り換え回路19を有する。負荷抵抗であるMOSFET11〜18をオフ状態にし、データ線の微少漏れ電流による電位降下を短期間に発生させ、最適な活性化タイミングを与えることでコストの増加しない検査ができる。また、センスアンプの活性化タイミングを外部信号によって任意に制御することにより、相補データ線の電位降下時間を測定でき、低コストの選別検査やセンスアンプのラッチタイミングの最適化が容易に行える。

請求項（抜粋）：

メモリセルが接続された一対の相補データ線と、この一対の相補データ線に接続され書き込み時にそのインピーダンスが比較的大きくなるように制御信号によって制御される可変負荷手段と、この可変負荷手段の全部を一時的にオフ状態とする手段とを備えたMOSスタティック型RAM。

IPC (3件)：

G11C 29/00 303 ,  G11C 11/41 ,  G11C 11/413

FI (2件)：

G11C 11/34 L ,  G11C 11/34 341 D