特許

J-GLOBAL ID：200903080613502903

絶縁ゲート型バイポーラトランジスタ

発明者： 岡部 直人 ,  戸倉 規仁
出願人/特許権者： 日本電装株式会社
代理人 (1件)： 碓氷 裕彦
公報種別：公開公報
出願番号（国際出願番号）：特願平3-253948
公開番号（公開出願番号）：特開平5-095118
出願日： 1991年10月01日
公開日（公表日）： 1993年04月16日
要約：

【要約】【目的】 IGBT素子に電流検出機能を内蔵する。【構成】 IGBTのセル領域100において、単位セルオン時にソース電極10よりn+ ソース層5,チャネルを介してn- 層3へは電子が注入される。それに応じてpn接合12が順バイアスとなりp+層2よりn- 層3へ正孔が注入される。この時、電子は検出部101のp層6下へも流れ込むため、検出部101にも正孔の注入が発生する。この余剰な正孔はp層6を介してソース電極10へ流れさる。この時、p層6にコンタクトホール15を介して設定された検出電極11には、ソース電位に対してp層6の横方向抵抗24と正孔電流23との積に応じた電位が現れる。この電位を検出することで素子電流が換算できる。

請求項（抜粋）：

第1導電型の第1半導体層と、この第1半導体層に接する第2導電型の第2半導体層と、この第2半導体層内に部分的に形成されるとともに、前記第2半導体層表面に該第2半導体層との接合が終端するように形成された第1導電型の第3半導体層と、この第3半導体層内に部分的に形成されるとともに、前記第3半導体層表面に該第3半導体層との接合が終端するように形成された第2導電型の第4半導体層と、前記第2半導体層と第4半導体層間の前記第3半導体層表面をチャネル領域として、少なくともこのチャネル領域上にゲート絶縁膜を介して形成されたゲート電極と、前記第3半導体層と前記第4半導体層との両方に接触部を有するソース電極と、前記第1半導体層を介してドレイン電流を供給するドレイン電極と、前記第2半導体層内の前記第3半導体層近傍において該第3半導体層からは独立して形成されると共に、前記ソース電極との接触部を有する第1導電型の第5半導体層と、前記第5半導体層の前記ソース電極との接触部から所定の距離だけ離間した位置の前記第5半導体層に接触すると共に、前記ソース電極及びゲート電極からは独立して形成された信号検出電極とを具備することを特徴とする絶縁ゲート型バイポーラトランジスタ。

FI (2件)：

H01L 29/78 321 T ,  H01L 29/78 321 J

引用特許：

審査官引用 (2件)

• 特開昭63-306669
  
• 特開昭62-165964