特許
J-GLOBAL ID:200903080628703956
半導体装置
発明者:
,
出願人/特許権者:
代理人 (2件):
松山 允之
, 日向寺 雅彦
公報種別:公開公報
出願番号(国際出願番号):特願2002-256774
公開番号(公開出願番号):特開2004-095954
出願日: 2002年09月02日
公開日(公表日): 2004年03月25日
要約:
【課題】「オン抵抗」や「耐圧」を大幅に劣化させることなく、「寄生容量」を低下させることにより総合的な性能を改良できるトレンチゲート型の半導体装置を提供することを目的とする。【解決手段】第1の主電極と、第2の主電極と、第1導電型の半導体ベース領域(5)と、前記半導体ベース領域を貫通して形成されたトレンチ内に絶縁膜(3))を介して設けられたゲート電極(1)と、前記半導体ベース領域の下に設けられた第2導電型の半導体領域(9)及び第1導電型の半導体領域(10)と、を備えたトレンチゲート型の半導体装置であって、前記第2導電型の半導体領域と前記第1導電型の半導体領域との接合部分から伸びる空乏化領域(DP)が前記トレンチに至ることを特徴とする半導体装置を提供する。【選択図】 図1
請求項(抜粋):
第1の主電極と、
第2の主電極と、
第1導電型の半導体ベース領域と、
前記半導体ベース領域を貫通して形成されたトレンチ内に絶縁膜を介して設けられたゲート電極と、
前記半導体ベース領域の下に設けられた第2導電型の半導体領域及び第1導電型の半導体領域と、
を備え、
前記第1及び第2の主電極の間に所定方向の電圧を印加した時のこれら電極間の電流の流れを、前記ゲート電極に印加する電圧に応じて制御可能とした半導体装置であって、
前記第2導電型の半導体領域と前記第1導電型の半導体領域との接合部分から伸びる空乏化領域が前記トレンチに至ることを特徴とする半導体装置。
IPC (1件):
FI (3件):
H01L29/78 652H
, H01L29/78 653A
, H01L29/78 655A
引用特許:
審査官引用 (5件)
-
超接合半導体素子
公報種別:公開公報
出願番号:特願2000-268462
出願人:富士電機株式会社
-
縦形電界効果半導体装置及びその製造方法
公報種別:公開公報
出願番号:特願2000-154415
出願人:株式会社日立製作所
-
炭化けい素縦型FET
公報種別:公開公報
出願番号:特願平7-183721
出願人:富士電機株式会社
-
特開昭61-046071
-
高耐圧半導体素子
公報種別:公開公報
出願番号:特願平11-062470
出願人:株式会社東芝
全件表示
前のページに戻る