逆論理展開システム及び逆論理展開方法並びにプログラムを記録した機械読み取り可能な記録媒体

発明者：
出願人/特許権者：
代理人 (1件)：境廣巳
公報種別：公開公報
出願番号（国際出願番号）：特願平10-316968
公開番号（公開出願番号）：特開2000-132575
出願日： 1998年10月20日
公開日（公表日）： 2000年05月12日
要約：

【要約】【課題】逆論理展開システムにおいて、クリティカルな論理状態を利用して組合せ論理回路の高速な逆論理展開を可能にする。【解決手段】初期設定手段21が処理対象の組合せ論理回路の出力端子の論理状態を設定し、X状態設定手段22が残りの信号線の論理状態を“X”に初期設定する。その後、含意操作手段23が“0”,“1”,“X”を使用した含意操作を行い、更に、未確定ゲート検索手段27が未確定ゲートを検索し、第1の論理値仮決定手段28が、クリティカル論理状態記憶部34に記憶されたクリティカルな論理状態(ゲートの入力の一部が決まると出力が決まる論理状態の組合せ)を基に未確定ゲートの“U”状態の入力信号線の論理状態を仮決定し、含意操作手段23による含意操作処理に戻る。全信号線の論理状態が推定されたと判定された場合は、求めた入力論理状態を出力装置4に表示する。

請求項（抜粋）：

組合せ論理回路の予め設定された出力端子の論理状態を満足させる入力端子の全論理状態を、“0”,“1”及び“X”を使用した含意操作と、出力信号線の論理状態が決定しているゲートの、論理状態が“U”の入力信号線に対する論理状態の仮決定とを繰り返し行うことにより求める逆論理展開システムにおいて、一部の入力信号線の論理状態が決まることによって出力信号線の論理状態が決まるゲートの入出力信号線の論理状態の組み合わせを表すクリティカルな入出力論理状態を記憶したクリティカル論理状態記憶部と、処理対象とする組合せ論理回路中に存在する、既に出力信号線の論理状態が設定,含意或いは仮決定され且つ“U”状態の信号線を入力信号線として持つ未確定ゲートを一つ選択し、該選択した未確定ゲートの“U”状態の入力信号線の内の仮決定が行われていない1本の信号線に対して、前記クリティカル論理状態記憶部に記憶された情報を基に、仮決定を行う論理値仮決定手段とを備えたことを特徴とする逆論理展開システム。

Fターム (5件)：

5B046AA08 , 5B046BA03 , 5B046BA09 , 5B046DA04 , 5B046JA03

前のページに戻る