特許

J-GLOBAL ID：200903080633676932

高ゲルマニウム含量を有するMOSトランジスタゲートの製造方法

発明者： ディディエ デュタルトル
出願人/特許権者： エスジェエス-トムソン ミクロエレクトロニクス ソシエテ アノニム
代理人 (1件)： 山本 恵一
公報種別：公開公報
出願番号（国際出願番号）：特願平10-196497
公開番号（公開出願番号）：特開平11-031820
出願日： 1998年06月29日
公開日（公表日）： 1999年02月02日
要約：

【要約】【課題】 基礎をなす酸化物層に影響を及ぼすことなく、一定の厚さのゲートのデポジションを可能にするSi<SB>l-x</SB> Ge<SB>x</SB> MOSトランジスタの構成方法を提供する。【解決手段】 シリコン酸化物ゲート絶縁層上でxが50%よりも高いSi<SB>l-x</SB>Ge<SB>x</SB> MOSトランジスタゲートの構成方法において、0<y<30%で、10nmよりも薄い厚さのSi<SB>l-y</SB> Ge<SB>y</SB> 層(11)をデポジットする段階と、z>50%で、所望の厚さのSi<SB>l-z</SB> Ge<SB>z</SB> 層(12)をデポジットする段階とを含む方法である。所望の厚さが20nmから200nmの間の範囲であり、x及びzが80%から90%の間の範囲であることも好ましい。

請求項（抜粋）：

シリコン酸化物ゲート絶縁層上でxが50%よりも高いSi<SB>l-x</SB> Ge<SB>x</SB> MOSトランジスタゲートの構成方法において、0<y<30%で、10nmよりも薄い厚さのSi<SB>l-y</SB> Ge<SB>y</SB> 層(11)をデポジットする段階と、z>50%で、所望の厚さのSi<SB>l-z</SB> Ge<SB>z</SB> 層(12)をデポジットする段階とを含むことを特徴とする方法。

FI (2件)：

H01L 29/78 301 G ,  H01L 29/78 301 B