特許

J-GLOBAL ID：200903080640862466

半導体装置の製造方法

発明者： 村谷 哲也
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 梶原 辰也
公報種別：公開公報
出願番号（国際出願番号）：特願平11-117459
公開番号（公開出願番号）：特開2000-306822
出願日： 1999年04月26日
公開日（公表日）： 2000年11月02日
要約：

【要約】【課題】 CMPプロセスを経た場合であっても高精度に位置合わせできる。【解決手段】 Cu配線がダマシン法によって形成されCMPプロセスを経たウエハに対して、レチクルの原画がウエハ上のレジスト膜に縮小投影露光されるに際して、複数本のライン8aとスペース8bとが交互に並べられて構成されたターゲット8であって、ライン8aのそれぞれがドットパターン8cによって構成されたターゲットが使用されて位置合わせが実施される。【効果】 ターゲットの各ラインをドットパターンによって形成することで、CMPプロセスを経た場合でも形状不良が発生するのを防止できるため、ターゲットと基準位置との位置合わせに際して、ターゲットを精度よく認識でき、位置合わせ精度を向上できる。

請求項（抜粋）：

複数本のラインとスペースとが交互に並べられて構成されたターゲットであって、前記ラインのそれぞれがドットパターンによって構成されたターゲットが使用されて位置合わせが実施されることを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/027 ,  H01L 21/3205

FI (2件)：

H01L 21/30 522 Z ,  H01L 21/88 K

Fターム (19件)：

5F033HH11 ,  5F033MM01 ,  5F033QQ01 ,  5F033QQ48 ,  5F033WW01 ,  5F033WW02 ,  5F033XX15 ,  5F046EA03 ,  5F046EA04 ,  5F046EA09 ,  5F046EA14 ,  5F046EA26 ,  5F046EA30 ,  5F046EB02 ,  5F046EB07 ,  5F046ED01 ,  5F046FA03 ,  5F046FA16 ,  5F046FC08