特許

J-GLOBAL ID：200903080643179732

半導体装置および半導体装置の製造方法

発明者： 藤 井 修
出願人/特許権者： 株式会社東芝
代理人 (5件)： 吉武 賢次 ,  橘谷 英俊 ,  佐藤 泰和 ,  吉元 弘 ,  川崎 康
公報種別：公開公報
出願番号（国際出願番号）：特願2002-204409
公開番号（公開出願番号）：特開2004-047806
出願日： 2002年07月12日
公開日（公表日）： 2004年02月12日
要約：

【課題】半導体素子を形成する領域の応力を制御して、電荷の移動度を向上させた半導体素子を備えた半導体装置およびその製造方法、並びに、部分的にSOI構造を形成しても半導体素子を形成する領域に結晶欠陥や結晶転位がより少ない半導体装置の製造方法およびその方法により製造された半導体装置を提供することである。【解決手段】半導体装置は、半導体基板10と、半導体基板10の表面上に部分的に設けられた絶縁層20と絶縁層20の上を連続的に被覆し少なくとも一端が半導体基板10に接続された半導体層30とを有する第1の領域と、第1の領域と近接し半導体基板10の表面近傍に絶縁層20が存在しない第2の領域と、第1の領域における絶縁層20上の半導体層30に形成された第1の半導体素子50とを備える。【選択図】 図1

請求項（抜粋）：

半導体基板と、 該半導体基板の表面上に部分的に設けられた絶縁層と該絶縁層の上を連続的に被覆しその少なくとも一端が前記半導体基板に接続された半導体層とを有する第1の領域と、 前記第1の領域と近接し前記半導体基板の表面近傍に前記絶縁層が存在しない第2の領域と、 前記第1の領域における前記絶縁層上の前記半導体層に形成された第1の半導体素子と、 を備えた半導体装置。

IPC (9件)：

H01L21/8238 ,  H01L21/02 ,  H01L21/76 ,  H01L21/762 ,  H01L27/08 ,  H01L27/092 ,  H01L27/12 ,  H01L29/78 ,  H01L29/786

FI (11件)：

H01L27/08 321B ,  H01L21/02 B ,  H01L27/08 331E ,  H01L27/12 B ,  H01L27/12 L ,  H01L29/78 301X ,  H01L29/78 613A ,  H01L29/78 618C ,  H01L21/76 L ,  H01L29/78 301H ,  H01L21/76 D

Fターム (48件)：

5F032AA03 ,  5F032AA06 ,  5F032AA35 ,  5F032AA44 ,  5F032BA01 ,  5F032BB01 ,  5F032CA17 ,  5F032DA53 ,  5F032DA71 ,  5F048AA07 ,  5F048AC03 ,  5F048BA09 ,  5F048BA16 ,  5F048BA19 ,  5F048BB01 ,  5F048BB05 ,  5F048BD09 ,  5F048BG06 ,  5F048BG13 ,  5F048BG14 ,  5F110AA01 ,  5F110BB04 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110EE31 ,  5F110GG01 ,  5F110GG02 ,  5F110GG12 ,  5F110GG23 ,  5F110GG24 ,  5F110GG60 ,  5F110HJ30 ,  5F110NN62 ,  5F110NN65 ,  5F110QQ17 ,  5F140AA01 ,  5F140AB03 ,  5F140AC01 ,  5F140AC28 ,  5F140BA01 ,  5F140BA02 ,  5F140BA16 ,  5F140BB01 ,  5F140BC12 ,  5F140BG08 ,  5F140CB04 ,  5F140CD06