特許

J-GLOBAL ID：200903080663250522

ポリイミド膜のパターニング方法及び半導体装置

発明者： 永井 孝一 ,  河村 栄一
出願人/特許権者： 富士通株式会社
代理人 (1件)： 岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願平7-279078
公開番号（公開出願番号）：特開平9-129589
出願日： 1995年10月26日
公開日（公表日）： 1997年05月16日
要約：

【要約】【課題】半導体装置等の製造に用いるポリイミド膜のパターニング方法に関し、パターニングされたポリイミド膜の縁部で庇が発生するのを抑制する。【解決手段】基板11上にポリイミド膜を形成する工程と、現像液に対する露光部対未露光部の溶解速度比又は未露光部対露光部の溶解速度比が1対20乃至1対150の範囲内にあるポジ型又はネガ型のレジスト膜を前記ポリイミド膜上に形成する工程と、前記レジスト膜を露光した後、前記現像液を用いて現像し、レジストパターン13aを形成する工程と、前記現像液を用いて前記レジストパターン13aをマスクとして前記ポリイミド膜12aをエッチングする工程とを有する。

請求項（抜粋）：

基板上にポリイミド膜を形成する工程と、現像液に対する露光部対未露光部の溶解速度比又は未露光部対露光部の溶解速度比が1対20乃至1対150の範囲内にあるポジ型又はネガ型のレジスト膜を前記ポリイミド膜上に形成する工程と、前記レジスト膜を露光した後、前記現像液を用いて現像し、レジストパターンを形成する工程と、前記現像液を用いて前記レジストパターンをマスクとして前記ポリイミド膜をエッチングする工程とを有することを特徴とするポリイミド膜のパターニング方法。

IPC (3件)：

H01L 21/306 ,  H01L 21/027 ,  H01L 21/312

FI (3件)：

H01L 21/306 D ,  H01L 21/312 B ,  H01L 21/30 576