特許

J-GLOBAL ID：200903080666909185

強誘電体メモリ装置

発明者： 青木 正樹 ,  伊藤 昭男 ,  虫賀 満輝 ,  中村 亘 ,  恵下 隆
出願人/特許権者： 富士通株式会社
代理人 (1件)： 高橋 敬四郎
公報種別：公開公報
出願番号（国際出願番号）：特願平11-046855
公開番号（公開出願番号）：特開2000-200879
出願日： 1999年02月24日
公開日（公表日）： 2000年07月18日
要約：

【要約】【課題】 高集積化に適した強誘電体メモリ装置を提供する。【解決手段】 ソース領域、ドレイン領域、及びゲート電極とを含んで構成される電界効果トランジスタのソース領域とゲート電極とを、第1の強誘電体キャパシタが接続する。ドレイン領域とゲート電極とを第2の強誘電体キャパシタが接続する。

請求項（抜粋）：

ソース領域、ドレイン領域、及びゲート電極とを含んで構成される電界効果トランジスタと、前記ソース領域と前記ゲート電極とを接続する第1の強誘電体キャパシタと、前記ドレイン領域と前記ゲート電極とを接続する第2の強誘電体キャパシタとを有する強誘電体メモリ装置。

IPC (8件)：

H01L 27/10 451 ,  G11C 11/22 ,  G11C 14/00 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (5件)：

H01L 27/10 451 ,  G11C 11/22 ,  G11C 11/34 352 A ,  H01L 27/10 651 ,  H01L 29/78 371

Fターム (31件)：

5B024AA07 ,  5B024BA01 ,  5B024CA27 ,  5F001AA17 ,  5F001AD10 ,  5F001AD12 ,  5F001AD33 ,  5F001AD62 ,  5F083FR01 ,  5F083GA06 ,  5F083GA09 ,  5F083JA13 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA42 ,  5F083JA43 ,  5F083LA03 ,  5F083NA08 ,  5F083PR03 ,  5F083PR09 ,  5F083PR21 ,  5F083PR23 ,  5F083PR33 ,  5F083PR40 ,  5F083PR43 ,  5F083PR53 ,  5F083ZA28