特許
J-GLOBAL ID：200903080680043069
半導体装置の製造方法
発明者：
,
,
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-004733
公開番号（公開出願番号）：特開2001-196557
出願日： 2000年01月13日
公開日（公表日）： 2001年07月19日
要約：
【要約】【課題】 工程数及び製造コストの低減化を図った、半導体基板の上方にキャパシタを有する半導体装置の製造方法を得る。【解決手段】 ホール8Aの内部を含む全面に不純物が導入されたポリシリコン層12を堆積する。そして、ポリシリコン層12に対するエッチング処理を施すことにより、電極形成用溝15内の底面及び側面上並びにホール8A内に残存したポリシリコン層12からなるストレージノード電極を形成する。ストレージノード電極は電極形成用溝15内の底面及び側面上に形成されたストレージノード電極本体とホール8A内に形成されたプラグ部とに大別される。プラグ部によって半導体基板1の拡散領域19との電気的接続を図っている。
請求項（抜粋）：
(a) 半導体基板上に第1及び第2の層を順次形成するステップと、(b) 前記第1及び第2の層を貫通してホールを形成するステップと、(c) 前記ホールを含む前記第2の層を選択的に貫通して、前記第2の層に電極形成用溝を形成するステップと、(d) 残存した前記ホール内を充填するとともに、前記電極形成用溝の底面及び側面上に第1の電極層を形成するステップとを備え、前記第1の電極層は残存した前記ホール内を充填されたコンタクト部と前記電極形成用溝の底面及び側面上に形成された電極部とを含み、(e) 前記第1の電極層の前記電極部上に絶縁膜及び第2の電極層を順次形成して、前記電極部、前記第2の電極層及び前記絶縁膜からなるキャパシタを得るステップと、を備える半導体装置の製造方法。
IPC (2件)：
H01L 27/108
, H01L 21/8242
H01L 27/10 621 C
, H01L 27/10 651
5F083AD48
, 5F083AD49
, 5F083AD62
, 5F083GA28
, 5F083JA33
, 5F083JA56
, 5F083MA06
, 5F083MA17
, 5F083PR06
