特許

J-GLOBAL ID：200903080695285646

半導体装置の製造方法

発明者： 前田 圭一
出願人/特許権者： ソニー株式会社
代理人 (1件)： 杉浦 正知
公報種別：公開公報
出願番号（国際出願番号）：特願平9-357207
公開番号（公開出願番号）：特開平11-186237
出願日： 1997年12月25日
公開日（公表日）： 1999年07月09日
要約：

【要約】【課題】 銅または銅合金からなる配線の側壁面に形成される酸化層を効率よく除去することにより、配線の抵抗上昇を防止することができ、その配線信頼性の低下を防止することができる半導体装置の製造方法を提供する。【解決手段】 素子が形成されたSi基板1上に層間絶縁膜2、下地バリアメタルとしてのTiN/Ti膜3、Cu膜4、反射防止膜としてのTiN膜5および配線形状の無機マスク6を順次形成する。無機マスク6を用いて、RIE法によりTiN膜5、Cu膜4およびTiN/Ti膜3をエッチング除去し、Cuからなる配線7、8を形成する。このとき、配線7、8の側壁面には酸化層が形成される。Si基板1をH2 ガス雰囲気中において加熱することにより、配線7、8の側壁面を還元し酸化層を除去する。

請求項（抜粋）：

銅または銅合金膜を形成し、上記銅または銅合金膜をドライエッチング法によりエッチングすることにより配線を形成するようにした半導体装置の製造方法において、上記配線の側壁面を還元するようにしたことを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/3065 ,  H01L 21/3213 ,  H01L 21/3205 ,  C23F 4/00

FI (4件)：

H01L 21/302 N ,  C23F 4/00 A ,  H01L 21/88 D ,  H01L 21/88 M