半導体集積回路

発明者：
出願人/特許権者：
代理人 (1件)：井出直孝
公報種別：公開公報
出願番号（国際出願番号）：特願平4-152425
公開番号（公開出願番号）：特開平5-342852
出願日： 1992年06月11日
公開日（公表日）： 1993年12月24日
要約：

【要約】【目的】物理的テストパターンの作成および不良解析を簡単にするため、入出力データに対しメモリセル内の電位を常に正論理とする。【構成】出力データを出力先のアドレスに応じて変換する出力データ変換回路2と、入力データを入力先のアドレスに応じて変換する入力データ変換回路4とを配して、選択アドレスがTrueセル(M1、C1)であればデータをそのまま伝え、Notセル(M2、C2)であれば、データを反転して伝える構成とする。

請求項（抜粋）：

入力データに対して正論理の電位が書き込まれ、書き込まれている電位に対して正論理の電位を出力するメモリセルと、入力データに対し負論理のデータが書き込まれ、書き込まれている電位に対し負論理の電位を出力するメモリセルと、データの入出力を行う内部データバスとを含む半導体メモリを有する半導体集積回路において、外部より入力されるアドレス情報に応じて、前記内部データバスの情報を出力データへ論理変換し出力する出力データ変換回路、および入力データを論理変換して前記内部データバスに入力する入力データ変換回路を含むことを特徴とする半導体集積回路。

IPC (3件)：

G11C 11/401 , G11C 29/00 303 , G11C 29/00

引用特許：

審査官引用 (2件)

特開昭61-160900
特開昭59-210591

前のページに戻る