特許
J-GLOBAL ID：200903080705564565
論理回路
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平4-337898
公開番号（公開出願番号）：特開平6-029834
出願日： 1992年11月26日
公開日（公表日）： 1994年02月04日
要約：
【要約】【目的】 電源電圧が低下しても高速動作が可能で、非動作時の消費電力を低減できるようにする。【構成】 低スレッシュホルド論理回路20に対して第1の電源線PL1から高スレッシュホルドトランジスタTS1を介して電源を供給すると共に、第2の電源線PL2から高スレッショルドトランジスタTS2を介して電源を供給する。このため、トランジスタTS1,TS2がオフの時は低スレッショルド論理回路に電流が流れない。また低スレッショルド論理回路の閾値を低くする必要な無いので、伝播遅延が小さくでき、低電圧動作に適する。
請求項（抜粋）：
複数の低スレッシュホルドの電界効果トランジスタからなる論理回路要素を備えた低スレッシュホルド論理回路と、前記低スレッシュホルド論理回路への電力供給源となる第1および第2の電源線対と、前記低スレッシュホルド論理回路に電源を供給する電源供給回路とから構成され、前記電源供給回路は、前記低スレッシュホルド論理回路の電源端子の一つに接続される第1の疑似電源線およびこの第1の疑似電源線と第1の電源線との間に配置される高スレッシュホルドの第1の制御トランジスタとによって構成される第1電源供給回路と、前記低スレッシュホルド論理回路の残りの電源回路に接続される第2の疑似電源線およびこの第2の疑似電源線と第2の電源線との間に接続される高スレッシュホルドの第2の制御トランジスタとによって構成される第2電源供給回路との双方あるいは一方から構成されることを特徴とする論理回路。
IPC (3件)：
H03K 19/0948
, H03K 3/356
, H03K 19/00
