特許
J-GLOBAL ID：200903080709543490
半導体集積回路装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平3-296972
公開番号（公開出願番号）：特開平5-136133
出願日： 1991年11月13日
公開日（公表日）： 1993年06月01日
要約：
【要約】【目的】 多層ゲート,多層配線を有する半導体集積回路装置において、配線ショート等による加工性の低減を防止すること。また、半導体チップ内あるいはウェハ内のパターンの疎密に関係なく配線形成面の高さを一定にすること。【構成】 多層ゲート,多層配線を有する半導体集積回路装置において、前記各素子の保護膜の上に補填絶縁層3を設け一番高い半導体素子の高さ以上の位置を平滑面4とし、この平滑面4上に配線パターン5を形成する。また、各半導体素子の保護膜の上に、補填絶縁膜107を、その補填絶縁層全体の表面の最低位置が一番高い半導体素子の高さ以上になるまで化学反応気相成長法で形成し、該形成された補填絶縁膜107を一定の高さまで研磨して平滑面4を形成し、この平滑面4上に配線パターン5を形成する。
請求項（抜粋）：
多層ゲート,多層配線を有する半導体集積回路装置において、前記各素子の保護膜の上に補填絶縁層を設けて一番高い半導体素子の高さ以上の位置を平滑面とし、この平滑面上に配線パターンを形成したことを特徴とする半導体集積回路装置。
IPC (3件)：
H01L 21/3205
, H01L 21/304 321
, H01L 21/316
