特許
J-GLOBAL ID：200903080729342253
回路レイアウト検証方式
発明者：
出願人/特許権者：
代理人 (1件)：
高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平4-110059
公開番号（公開出願番号）：特開平5-307587
出願日： 1992年04月28日
公開日（公表日）： 1993年11月19日
要約：
【要約】【目的】 レイアウト検証で出力される疑似エラーを減少させ、高精度なレイアウト検証を実現する。【構成】 レイアウトデータに対応した回路データから回路情報を抽出し、レイアウトデータに付加することにより、レイアウトデータの検証範囲を設定し、検証範囲に対応した検証ルールによりレイアウトデータを検証するレイアウト検証方式。【効果】 レイアウト検証の効率が向上する。
請求項（抜粋）：
以下の要素を有する回路レイアウト検証方式(a)レイアウトを検証する回路の回路データから回路情報を抽出する抽出手段、(b)上記抽出手段により抽出された回路情報に基づいて検証する回路の検証基準を設定する基準設定手段、(c)上記設定手段により設定された検証基準に対応する検証ルールを設定するルール設定手段、(d)上記ルール設定手段により設定されたルールに基づいて回路を検証する検証手段。
IPC (2件)：
G06F 15/60 370
, H01L 21/82
