特許

J-GLOBAL ID：200903080748201997

半導体装置、半導体装置の製造方法及び半導体装置の設計方法

発明者： 新川田 裕樹
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-002331
公開番号（公開出願番号）：特開2002-208676
出願日： 2001年01月10日
公開日（公表日）： 2002年07月26日
要約：

【要約】【課題】 CMP法による平坦化プロセスを用いた際に、チップ周縁部の平坦性の更なる向上を達成する。【解決手段】 半導体基板上に積層された複数の階層のうちの所定の階層におけるチップ周縁部おいて、当該階層に形成された配線パターン1と同一材料から成るダミーパターン2bがダイシング部の内側に形成された半導体装置であって、ダミーパターン2bの内縁、ダイシング部の外縁、及び任意の2本の平行線から構成される平面領域において、当該平面領域の全面積に対するダミーパターン2bの面積が50%以上を占めるように構成した。

請求項（抜粋）：

半導体基板上に積層された複数の階層のうちの所定の階層におけるチップ周縁部において、当該階層に形成された配線パターンと同一材料から成るダミーパターンがダイシング部の内側に形成された半導体装置であって、前記ダミーパターンの内縁、前記ダイシング部の外縁、及び任意の2本の平行線から構成される平面領域において、当該平面領域の全面積に対する前記ダミーパターンの面積が50%以上を占めるように構成されたことを特徴とする半導体装置。

IPC (3件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/3205

FI (3件)：

H01L 27/04 A ,  H01L 21/88 S ,  H01L 27/04 D

Fターム (18件)：

5F033HH00 ,  5F033JJ00 ,  5F033KK00 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ37 ,  5F033QQ48 ,  5F033UU04 ,  5F033VV01 ,  5F033WW00 ,  5F033XX00 ,  5F033XX01 ,  5F038CA18 ,  5F038CD10 ,  5F038EZ11 ,  5F038EZ19 ,  5F038EZ20