特許

J-GLOBAL ID：200903080751197925

半導体集積回路装置の製造方法および半導体集積回路装置

発明者： 藤城 敦 ,  飯島 哲郎
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平9-338673
公開番号（公開出願番号）：特開平11-177087
出願日： 1997年12月09日
公開日（公表日）： 1999年07月02日
要約：

【要約】【課題】 同一半導体基板上にパワーMISトランジスタおよび他の回路を設けている半導体集積回路装置のスクリーニングを短時間でしかも効果的に行う。【解決手段】 パワーMOS・FETQpと保護回路3とを電気的に分離した構成で半導体基板上に形成する。続いて、保護回路3とは電気的に分離されているパワーMOS・FETQpのゲート電極およびソース電極間にスクリーニング電圧を印加して潜在的な不良を有するパワーMOS・FETQpを除去する。その後、良品のパワーMOS・FETQpと保護回路3とをボンディングワイヤによって電気的に接続するようにした。

請求項（抜粋）：

パワーMISトランジスタと周辺回路とを同一の半導体基板に設けている半導体集積回路装置の製造方法であって、(a)前記パワーMISトランジスタと前記周辺回路とを電気的に分離した構成で前記半導体基板上に形成する工程と、(b)前記(a)工程の後、前記周辺回路とは電気的に分離されているパワーMISトランジスタのゲート電極およびソース電極間にスクリーニング電圧を印加するスクリーニング工程と、(c)前記(b)工程の後、前記パワーMISトランジスタと周辺回路とを電気的に接続する工程とを有することを特徴とする半導体集積回路装置の製造方法。

IPC (6件)：

H01L 29/78 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8234 ,  H01L 27/088 ,  H01L 21/336

FI (4件)：

H01L 29/78 657 E ,  H01L 27/04 A ,  H01L 27/08 102 F ,  H01L 29/78 658 L