特許

J-GLOBAL ID：200903080757545127

半導体装置の製造方法

発明者： 柳川 周作
出願人/特許権者： ソニー株式会社
代理人 (1件)： 服部 毅巖
公報種別：公開公報
出願番号（国際出願番号）：特願2001-202112
公開番号（公開出願番号）：特開2003-017438
出願日： 2001年07月03日
公開日（公表日）： 2003年01月17日
要約：

【要約】【課題】 細線効果に対する寸法マージンを高め、MOSトランジスタや高周波バイポーラデバイスの微細化を可能とする半導体装置の製造方法を提供する。【解決手段】 チタン膜17を形成する前に、シリコンウェハ11とゲート電極(ポリシリコン)14の表面に酸化膜を形成する(第1の工程)。この酸化膜を減圧下で熱処理することによって、凹凸を有するポリシリコン面16a、及びシリコン面16bを形成する(第2の工程)。ポリシリコン面16a、及びシリコン面16bの凹凸により下地のシリコン領域の表面積が増加した分だけ、チタンシリサイド層18は、実際の配線幅よりも細線効果に対するマージンを増やすことができる。

請求項（抜粋）：

シリコン領域を含む基体全面に形成した高融点金属膜を、第1回目の熱処理により下地のシリコン領域のシリコンと反応させて、高抵抗相の金属シリサイド層を自己整合的に形成し、前記金属シリサイド層を第2回目の熱処理により低抵抗相のシリサイド膜に相転移させるようにした半導体装置の製造方法において、前記高融点金属膜を形成する前に、前記シリコン領域の表面に酸化膜を形成する第1の工程と、前記酸化膜を減圧下で熱処理することによって、前記シリコン領域の表面を凹凸面に形成する第2の工程とが施されることを特徴とする半導体装置の製造方法。

IPC (7件)：

H01L 21/28 301 ,  H01L 21/28 ,  H01L 21/331 ,  H01L 21/336 ,  H01L 29/43 ,  H01L 29/732 ,  H01L 29/78

FI (5件)：

H01L 21/28 301 S ,  H01L 21/28 301 D ,  H01L 29/62 G ,  H01L 29/78 301 P ,  H01L 29/72 S

Fターム (66件)：

4M104AA01 ,  4M104BB01 ,  4M104BB20 ,  4M104BB21 ,  4M104BB22 ,  4M104BB25 ,  4M104BB26 ,  4M104BB28 ,  4M104BB40 ,  4M104CC01 ,  4M104CC05 ,  4M104DD04 ,  4M104DD23 ,  4M104DD24 ,  4M104DD64 ,  4M104DD80 ,  4M104DD84 ,  4M104EE14 ,  4M104FF14 ,  4M104GG06 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104GG15 ,  4M104HH14 ,  4M104HH16 ,  4M104HH20 ,  5F003AP03 ,  5F003BB05 ,  5F003BB07 ,  5F003BB08 ,  5F003BE07 ,  5F003BF03 ,  5F003BH06 ,  5F003BH07 ,  5F003BH18 ,  5F003BH99 ,  5F003BP42 ,  5F003BZ02 ,  5F140AA10 ,  5F140AA39 ,  5F140BA01 ,  5F140BF04 ,  5F140BF11 ,  5F140BF18 ,  5F140BF42 ,  5F140BG08 ,  5F140BG12 ,  5F140BG27 ,  5F140BG34 ,  5F140BG35 ,  5F140BG37 ,  5F140BG44 ,  5F140BG45 ,  5F140BG52 ,  5F140BG53 ,  5F140BH05 ,  5F140BJ08 ,  5F140BK13 ,  5F140BK20 ,  5F140BK21 ,  5F140BK23 ,  5F140BK29 ,  5F140BK34 ,  5F140BK35 ,  5F140BK38