演算増幅器

発明者：
出願人/特許権者： ,
代理人 (1件)：柿本恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平11-225977
公開番号（公開出願番号）：特開2001-053559
出願日： 1999年08月10日
公開日（公表日）： 2001年02月23日
要約：

【要約】【課題】低い電源電圧VDDと小さなパターン面積で、大きな出力電流を得ることができる演算増幅器を提供する。【解決手段】入力端子1,2に与えられた入力信号VI1,VI2の差の電圧は、差動入力部10で増幅され、信号V1がノードN1から増幅部20及び出力部30に出力される。増幅部20は、昇圧部50で生成された昇圧電圧VCPで駆動されるので、ノードN2から出力部30に出力される信号V2は、電源電圧VDDよりも高くなる。これにより、出力部30のNMOS31,32のゲート・ソース間電圧が大きくなり、ゲート幅が狭くても大きな出力電流を流すことが可能になる。

請求項（抜粋）：

2つの入力信号の差の電圧に対応した第1の信号を生成する差動入力部と、前記第1の信号を電圧増幅して相補的な第2及び第3の信号を生成する増幅部と、第1の電源電圧と出力ノードとの間に接続されて前記第2の信号で導通状態が制御される第1のMOSトランジスタと、第2の電源電圧と前記出力ノードとの間に接続されて前記第3の信号で導通状態が制御される第2のMOSトランジスタとを備えた演算増幅器において、前記第1及び第2の電源電圧を昇圧して該第1及び第2の電源電圧よりも高い昇圧電圧を生成する昇圧部を設けると共に、前記増幅部を前記昇圧電圧で駆動することにより、前記第2または第3の信号の最大レベルの絶対値が前記第1または第2の電源電圧の絶対値よりも大きくなるように構成したことを特徴とする演算増幅器。

IPC (2件)：

H03F 3/345 , H03F 1/02

FI (2件)：

H03F 3/345 B , H03F 1/02

Fターム (33件)：

5J091AA01 , 5J091AA47 , 5J091CA32 , 5J091CA37 , 5J091FA03 , 5J091HA10 , 5J091HA17 , 5J091HA19 , 5J091HA29 , 5J091KA02 , 5J091KA09 , 5J091KA12 , 5J091KA18 , 5J091KA24 , 5J091TA02 , 5J091TA06 , 5J092AA01 , 5J092AA47 , 5J092CA32 , 5J092CA37 , 5J092FA03 , 5J092GR01 , 5J092HA10 , 5J092HA17 , 5J092HA19 , 5J092HA29 , 5J092KA02 , 5J092KA09 , 5J092KA12 , 5J092KA18 , 5J092KA24 , 5J092TA02 , 5J092TA06

引用特許：

審査官引用 (6件)

特開昭62-068308
電力増幅回路
公報種別：公開公報出願番号：特願平8-016549 出願人：株式会社日立製作所, 日立東部セミコンダクタ株式会社
特開昭62-068308

全件表示

前のページに戻る