特許

J-GLOBAL ID：200903080762672650

半導体記憶装置

発明者： 細野 浩司 ,  中村 寛
出願人/特許権者： 株式会社東芝
代理人 (1件)： 外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願2002-006847
公開番号（公開出願番号）：特開2003-208793
出願日： 2002年01月16日
公開日（公表日）： 2003年07月25日
要約：

【要約】【課題】 所望の書き込み電圧をワード線に与えることが可能な半導体記憶装置を提供することを目的としている。【解決手段】 アドレス入力に応じてメモリセルのワード線を選択する複数のワード線選択手段10と、ワード線選択手段を介してワード線に第一の電圧を供給するワード線電圧供給回路6と、ワード線電圧供給回路から出力される第一の電圧をワード線に転送するためにワード線選択手段に第二の電圧を供給し、この第二の電圧をワード線選択手段に供給した後にワード線電圧供給回路からワード線に第一の電圧を供給する動作において、ワード線に第一の電圧を供給する前に第二の電圧の供給を停止する転送電圧供給回路20と、第二の電圧を発生する昇圧回路30と、第二の電圧から第一の電圧を電圧降下させて発生する電圧降下手段25とを有する半導体記憶装置である。

請求項（抜粋）：

電気的に書き換え可能なメモリセルがマトリックス状に配置されたメモリセルアレイと、アドレス入力に応じて前記メモリセルのワード線を選択する複数のワード線選択手段と、このワード線選択手段を介して前記ワード線に第一の電圧を供給するワード線電圧供給回路と、このワード線電圧供給回路から出力される前記第一の電圧を前記ワード線に転送するために前記ワード線選択手段に第二の電圧を供給し、この第二の電圧を前記ワード線選択手段に供給した後に前記ワード線電圧供給回路から前記ワード線に前記第一の電圧を供給する動作において、前記ワード線に前記第一の電圧を供給する前に前記第二の電圧の供給を停止する転送電圧供給回路と、前記第二の電圧を発生する昇圧回路と、前記第二の電圧から電圧降下させて前記第一の電圧を発生する電圧降下手段とを有することを特徴とする半導体記憶装置。

IPC (3件)：

G11C 16/02 ,  G11C 16/04 ,  G11C 16/06

FI (5件)：

G11C 17/00 611 E ,  G11C 17/00 632 A ,  G11C 17/00 632 Z ,  G11C 17/00 622 E ,  G11C 17/00 633 D

Fターム (5件)：

5B025AD03 ,  5B025AD04 ,  5B025AD09 ,  5B025AD10 ,  5B025AE00