半導体装置の製造方法

発明者： ,
出願人/特許権者：
代理人 (2件)：宮井暎夫 , 伊藤誠
公報種別：公開公報
出願番号（国際出願番号）：特願2003-394187
公開番号（公開出願番号）：特開2005-158947
出願日： 2003年11月25日
公開日（公表日）： 2005年06月16日
要約：

【課題】微細及び高アスペクト比孔に対して原子層堆積(ALD法)によってタングステン電極を形成する際の密着性の低下、及び後工程におけるウエハベベル部からのパーティクルの発生を抑制する。【解決手段】密着層の窒化チタン103上にALD法によって第1のタングステン104を堆積した後、孔の底部及び壁面の上以外の第1のタングステン104を除去する。次に第1のタングステン104を除去した部分にCVD法によって第2のタングステン105を堆積する。次に孔の中の第1のタングステン104及び絶縁膜102上の第2のタングステン105の上に第3のタングステン106を堆積する。この構成により、窒化チタン103と第3のタングステン106との密着性が向上する。また第1のタングステン104はウエハベベル部に堆積されないため、後工程におけるパーティクルの発生を抑制することができる。【選択図】図1

請求項（抜粋）：

半導体基板上に絶縁膜を堆積する工程と、前記絶縁膜上に孔を形成する工程と、前記孔の中に高融点金属膜を堆積する工程と、前記高融点金属膜上に原子層堆積法を用いて第1のタングステンを堆積する工程と、前記孔の底部及び壁面上以外の前記第1のタングステンを除去する工程と、前記第1のタングステンを除去した部分にCVD法を用いて第2のタングステンを堆積する工程と、前記孔の中の第1のタングステン、及び前記孔の底部及び壁面上以外の第2のタングステンの上にCVD法を用いて第3のタングステンを堆積する工程とを含むことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L21/285 , C23C16/08 , H01L21/768

FI (4件)：

H01L21/285 C , H01L21/285 Z , C23C16/08 , H01L21/90 C

Fターム (32件)：

4K030AA04 , 4K030BA20 , 4K030CA04 , 4K030FA10 , 4K030LA15 , 4M104AA01 , 4M104BB14 , 4M104BB18 , 4M104CC01 , 4M104DD43 , 4M104DD65 , 4M104DD75 , 4M104FF17 , 4M104FF18 , 4M104FF22 , 4M104HH08 , 5F033JJ18 , 5F033JJ19 , 5F033JJ33 , 5F033KK01 , 5F033NN06 , 5F033NN07 , 5F033PP00 , 5F033PP04 , 5F033PP06 , 5F033PP33 , 5F033QQ08 , 5F033QQ12 , 5F033QQ15 , 5F033QQ31 , 5F033QQ37 , 5F033QQ48

引用特許：

出願人引用 (1件)

順次堆積技術を使用して耐熱金属層を堆積させ核生成層を形成させる方法及び装置
公報種別：公開公報出願番号：特願2001-192423 出願人：アプライドマテリアルズインコーポレイテッド

前のページに戻る