特許

J-GLOBAL ID：200903080783426152

半導体装置およびその実装構造体

発明者： 荻野 雅彦 ,  永井 晃 ,  江口 州志 ,  石井 利昭 ,  瀬川 正則 ,  赤星 晴夫 ,  高橋 昭雄 ,  三輪 崇夫 ,  田中 直敬 ,  安生 一郎
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：再公表公報
出願番号（国際出願番号）：JP1995000714
公開番号（公開出願番号）：WO1996-009645
出願日： 1995年04月12日
公開日（公表日）： 1996年03月28日
要約：

【要約】半導体チップ1の実装基板側の面上に、実装基板と電気的に接続する導体層を有する多層配線構造体が設けられており、その多層配線構造体の前記実装基板側の表面にグリッドアレイ状に配置されたボール状端子5を有し、かつ、前記多層配線構造体は実装後の半導体チップと実装基板との熱応力を緩和する緩衝層7と多層配線層14で構成した半導体装置である。従来の半導体装置と比較して配線距離が短いためインダクタンス成分が小さく信号速度の高速化ができる。グランド層と電源層との距離を短縮できるため動作時のノイズを軽減でき、多層配線構造体の緩衝層が実装時の熱応力を緩和し、接続信頼性が向上する。また、ワイヤボンディングが省略でき単位面積当たりの端子数も多くできる。

請求項（抜粋）：

半導体チップの実装基板側の面上に、実装基板と電気的に接続する導体層を有する多層配線構造体が設けられており、該多層配線構造体の前記実装基板側の表面にグリッドアレイ状に配置されたボール状端子を有し、かつ、前記多層配線構造体は実装後の半導体チップと実装基板との熱応力を緩和する緩衝層と多層配線層で構成したことを特徴とする半導体装置。

IPC (3件)：

H01L 21/92 ,  H01L 23/12 ,  H01L 23/52