特許
J-GLOBAL ID：200903080801990583
半導体記憶装置およびこれを用いたコンピュータシステム
発明者：
,
出願人/特許権者：
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平7-133255
公開番号（公開出願番号）：特開平8-330536
出願日： 1995年05月31日
公開日（公表日）： 1996年12月13日
要約：
【要約】【目的】 サブワード線抵抗の低減によってアクセス時間を高速化し、かつ裏打ち用配線ピッチの緩和によって大容量化が可能な半導体記憶装置を提供する。【構成】 分割ワード線ドライバ方式の大容量DRAMであって、サブワードドライバとサブワード線の配置において、メインワード線から分離されるサブワード線は、サブワードドライバを中央にして隣合うサブワードドライバの近くまでの長さで配置され、かつ隣合うサブワードドライバ間において交互に配置されており、このサブワード線は抵抗低減化のために裏打ちされ、この裏打ち用の配線は、サブワード線のほぼ1/2長までを、このサブワード線の上層に形成されるメタル1層配線(たとえばアルミニウム配線)によりシャントされ、このメタル1層配線(たとえばアルミニウム配線)とサブワード線はコンタクトを通じて接続されている。
請求項（抜粋）：
ワード線を多分割にしてサブワード線とし、これらの多分割されたサブワード線で1組の行デコーダとワードドライバを共有する分割ワード線ドライバ方式の半導体記憶装置であって、隣合って配置される2つのサブワードドライバの相互間において、それぞれのサブワードドライバを中央にして配置されるサブワード線が、このサブワード線と異なる層に形成される配線により裏打ちされ、かつ、この裏打ち用の配線は前記サブワード線のほぼ1/2長までを隣合って配置される2つのサブワード線間で交互に配置されていることを特徴とする半導体記憶装置。
IPC (3件)：
H01L 27/108
, H01L 21/8242
, G11C 11/401
H01L 27/10 681 A
, G11C 11/34 362 H
