特許
J-GLOBAL ID:200903080802874544

積層型誘電体フィルタ

発明者:
出願人/特許権者:
代理人 (1件): 高野 則次
公報種別:公開公報
出願番号(国際出願番号):特願平9-210085
公開番号(公開出願番号):特開平11-041004
出願日: 1997年07月18日
公開日(公表日): 1999年02月12日
要約:
【要約】【課題】 積層型誘電体フィルタを小型化及び高性能化することが困難であった。【解決手段】 積層型誘電体フィルタを構成する第1、第2、第3のストリップライン共振器を、複数のストリップライン導体層13、16、19、及び14、17、20、及び15、18、21で構成する。ストリップライン導体層の相互間に波長短縮用容量導体層30、31、32を配置して大きな静電容量を得る。
請求項(抜粋):
互いに対向する第1及び第2の主面と前記第1及び第2の主面間の側面とを有する誘電体と、前記誘電体の前記第1の主面と前記第2の主面との間の第1の厚み方向位置に配置された少なくとも第1及び第2のストリップライン導体層と、前記誘電体の前記第1の主面と前記第2の主面との間の第2の厚み方向位置に配置された少なくとも第3及び第4のストリップライン導体層と、前記第1の主面又は前記第1の主面と前記第1の厚み方向位置との間の第3の厚み方向位置に配置された第1のグランド導体層と、前記第2の主面又は前記第2の主面と前記第2の厚み方向位置との間の第4の厚み方向位置に配置された第2のグランド導体層と、前記第1の厚み方向位置と前記第2の厚み方向位置との間又は前記第1の厚み方向位置と前記第3の厚み方向位置との間又は前記第2の厚み方向位置と前記第4の厚み方向位置との間の第5の厚み方向位置に配置された第1及び第2の入出力容量導体層と、前記誘電体の前記側面に設けられたグランド端子導体層と、前記誘電体の前記側面に設けられた第1及び第2の入出力端子導体層とを有し、前記第1、第2、第3及び第4のストリップライン導体層の一端は前記グランド端子導体層に接続され、前記第1及び第2の入出力容量導体層の一端は前記第1及び第2の入出力容量端子導体層に接続され、前記第1及び第2のグランド導体層は前記グランド端子導体層に接続され、前記第1の主面に対して垂直な方向から見て、前記第1及び第3のストリップライン導体層が互いに重なるように配置され且つ前記第2及び第4のストリップライン導体層が互いに重なるように配置され且つ前記第1の入出力容量導体層が前記第1及び第3のストリップライン導体層に重なる部分を有するように形成され且つ前記第2の入出力容量導体層が前記第2及び第4のストリップライン導体層に重なる部分を有するように形成されていることを特徴とする積層型誘電体フィルタ。
IPC (2件):
H01P 1/203 ,  H01P 1/205
FI (2件):
H01P 1/203 ,  H01P 1/205 B
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る