ハイブリッド型半導体装置

発明者： , , ,
出願人/特許権者：
代理人 (1件)：外川英明
公報種別：公開公報
出願番号（国際出願番号）：特願平11-135353
公開番号（公開出願番号）：特開2000-332191
出願日： 1999年05月17日
公開日（公表日）： 2000年11月30日
要約：

【要約】 (修正有)【課題】出力段トランジスタの特性を高めたハイブリッド型半導体装置を提供することを目的とする。【解決手段】出力段トランジスタを有するチップと、前記チップを実装したセラミック基板と、前記セラミック基板上に形成され、ボンディングワイヤを介して前記出力段トランジスタと接続した整合回路と、を具備し、前記出力段トランジスタは複数のトランジスタを並列に配置したユニットを複数持ち、それぞれのユニットの入力信号接続線が互いに分離して整合回路に接続しており、ドライバ段トランジスタを3つ並列に並べた構造の出力段トランジスタを有し、出力段トランジスタは各々独立して形成された第一のゲートバスライン、第二のゲートバスライン、第三のゲートバスラインを有している。

請求項（抜粋）：

出力段トランジスタを有するチップと、前記チップを実装したセラミック基板と、前記セラミック基板上に形成され、ボンディングワイヤを介して前記出力段トランジスタと接続した整合回路と、を具備し、前記出力段トランジスタは複数のトランジスタを並列に配置したユニットを複数持ち、それぞれのユニットの入力信号接続線が互いに分離して整合回路に接続していることを特徴とするハイブリッド型半導体装置。

IPC (4件)：

H01L 25/04 , H01L 25/18 , H01L 27/095 , H03F 3/24

FI (3件)：

H01L 25/04 Z , H03F 3/24 , H01L 29/80 E

Fターム (25件)：

5F102FA02 , 5F102FA07 , 5F102FA10 , 5F102GA01 , 5F102GB01 , 5F102GC01 , 5F102GD04 , 5F102GJ05 , 5F102GJ10 , 5F102GL05 , 5F102GS09 , 5F102GV03 , 5J091AA01 , 5J091AA41 , 5J091CA15 , 5J091CA88 , 5J091FA16 , 5J091HA24 , 5J091HA25 , 5J091HA29 , 5J091KA00 , 5J091KA12 , 5J091KA29 , 5J091QA03 , 5J091SA14

前のページに戻る