特許
J-GLOBAL ID:200903080804647693
横型接合型電界効果トランジスタ
発明者:
,
出願人/特許権者:
代理人 (1件):
深見 久郎 (外4名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-165701
公開番号(公開出願番号):特開2001-244277
出願日: 2000年06月02日
公開日(公表日): 2001年09月07日
要約:
【要約】【課題】 高耐圧性および高速性に優れた高電力用の半導体スイッチング素子として製造の容易な横型JFETを提供する。【解決手段】 SiC基板1と、p型SiC膜2と、p型SiC膜の上に形成されたn型SiC膜3と、n型SiC膜においてその膜厚が薄くされて形成されているチャネル領域21と、チャネル領域の両側上方に分かれて形成されているソース領域22およびドレイン領域23と、p型領域に形成されたゲート電極14とを備え、チャネル領域がその両側のn型SiC膜の部分の不純物濃度よりも高濃度のn型不純物を含んでいる。
請求項(抜粋):
半導体基板と、前記基板の上に形成された第2導電型半導体膜と、前記第2導電型半導体膜の上に形成された第1導電型半導体膜と、前記第1導電型半導体膜においてその膜厚が薄くされて形成されているチャネル領域と、前記第1導電型半導体膜の上に形成された第1導電型半導体からなる膜であって、チャネル領域の両側にそれぞれ分かれて形成されているソース領域およびドレイン領域と、第2導電型半導体の領域に形成されたゲート電極とを備え、前記チャネル領域がその両側の前記第1導電型半導体膜の部分の不純物濃度よりも高濃度の第1導電型不純物を含む、横型接合型電界効果トランジスタ。
IPC (3件):
H01L 21/337
, H01L 29/808
, H01L 21/205
FI (2件):
H01L 21/205
, H01L 29/80 C
Fターム (20件):
5F045AB06
, 5F045AF02
, 5F045AF13
, 5F045BB16
, 5F045DA53
, 5F045DA59
, 5F045DA66
, 5F102FA00
, 5F102FA01
, 5F102GC02
, 5F102GD04
, 5F102GJ02
, 5F102GK02
, 5F102GL02
, 5F102GN02
, 5F102GV00
, 5F102GV05
, 5F102HC01
, 5F102HC07
, 5F102HC16
引用特許:
出願人引用 (3件)
-
特開昭62-281371
-
特開昭64-053476
-
特開平1-103878
審査官引用 (3件)
-
特開昭62-281371
-
特開昭64-053476
-
特開平1-103878
引用文献:
前のページに戻る