特許

J-GLOBAL ID：200903080833439382

バーンイン試験装置、試験方法及び記憶媒体

発明者： 中山 一博
出願人/特許権者： 安藤電気株式会社
代理人 (1件)： 荒船 博司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-263728
公開番号（公開出願番号）：特開2002-071744
出願日： 2000年08月31日
公開日（公表日）： 2002年03月12日
要約：

【要約】【課題】 複数のピン配置が必要なICに対するバーンイン試験を行う場合についても、1種類のバーンインボードを使用し、1回のバーンイン試験にて試験の実施を可能とすることである。【解決手段】 複数の試験プログラムの実行順を指定するマクロプログラムと、それら複数の試験プログラムに対応するピン条件とをメモリ32に記憶させる。CPU31は、マクロプログラムに従い、その指定順にメモリ32から試験プログラムを読み出すとともにピン条件を設定し、パターン制御部2にその試験内容を実行させる。そして、CPU31は、それぞれの試験結果をまとめた1つのファイルを作成する。

請求項（抜粋）：

恒温槽内に収容されたICに対してバーンイン試験を実行するバーンイン試験装置において、前記バーンイン試験を実行するための複数の試験プログラムと、これら複数の試験プログラムに対応する複数のICピン条件と、前記複数の試験プログラムの実行順を指定するマクロプログラムと、を記憶する記憶手段と、前記記憶手段から読み出したマクロプログラムに従って前記記憶手段から順に試験プログラムと対応するICピン条件とを読み出し、当該順に読み出した試験プログラムとICピン条件とに基づいてその試験実行内容を試験実行部に指示する制御部と、前記制御部に指示された試験実行内容に従って試験を実行する前記試験実行部と、を備えることを特徴とするバーンイン試験装置。

FI (2件)：

G01R 31/26 H ,  G01R 31/26 J

Fターム (12件)：

2G003AA07 ,  2G003AC01 ,  2G003AD02 ,  2G003AE00 ,  2G003AF02 ,  2G003AG00 ,  2G003AG14 ,  2G003AG17 ,  2G003AG19 ,  2G003AH00 ,  2G003AH01 ,  2G003AH04