特許

J-GLOBAL ID：200903080834805960

半導体装置及びその製造方法

発明者： 中 島 博 臣
出願人/特許権者： 株式会社東芝
代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-345455
公開番号（公開出願番号）：特開平5-175222
出願日： 1991年12月26日
公開日（公表日）： 1993年07月13日
要約：

【要約】【目的】 高速な半導体装置を得る。【構成】 第1導電型のコレクタ層2及び素子分離領域4が形成された半導体基板1と、この半導体基板上に順次積層される、第1の絶縁膜5、第2導電型の第1の導電体膜6、及び第2の絶縁膜7からなる積層体と、エミッタ領域を形成するために積層体中に設けられてコレクタ層と接続するための開口部であって第1の導電体膜の開口幅が第2の絶縁膜の開口幅よりも大きい開口部9と、この開口部の底面に形成されて第1の絶縁膜の上面とほぼ同じ高さの上面を有する第1導電型の単結晶シリコン膜11と、開口部内の、単結晶シリコン膜の表面及び第1の導電体膜の側面に形成される第2導電型の半導体層12と、開口部の側面に形成される第3の絶縁膜からなる側壁13と、開口部の底面の半導体層中に形成され第1導電型のエミッタ領域15と、を備えていることを特徴とする。

請求項（抜粋）：

第1導電型のコレクタ層と素子分離領域が形成された半導体基板上に第1の絶縁膜、第2導電型の第1の導電体膜、及び第2の絶縁膜、を順次積層する第1の工程と、エミッタベース形成用領域内の、前記第1の絶縁膜、第1の導電体膜、及び第2の絶縁膜を前記半導体基板が露出するまで除去することによって開口部を形成する第2の工程と、前記開口部の側面に露出している前記第1の導電体膜を所定量エッチング除去し前記開口部の側面にくぼみを形成する第3の工程と、前記開口部の側面に形成されたくぼみを第3の絶縁膜で埋める第4の工程と、前記開口部の底面上に第1導電型の単結晶シリコンからなるシリコン膜を、前記第1の絶縁膜の上面とほぼ同じ高さとなるまで選択的に成長させる第5の工程と、前記開口部の側面のくぼみに埋められた第3の絶縁膜を除去する第6の工程と、前記開口部の底面のシリコン膜上及び露出している第1の導電体膜の側面に第2導電型の半導体層を選択的に形成する第7の工程と、前記開口部の側面に第4の絶縁膜からなる側壁を形成する第8の工程と、前記半導体基板の全面に、第1導電型の第2の導電体膜を形成する第9の工程と、熱処理を行うことによって前記第2の導電体膜内の第1導電型の不純物原子を前記半導体層に拡散させてエミッタ層を形成する第10の工程と、を備えていることを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/331 ,  H01L 29/73 ,  H01L 29/165

引用特許：

審査官引用 (4件)

• 特開昭64-053452
  
• 特開平2-151037
  
• 特開昭62-183558
  
• 特開平2-106937