特許

J-GLOBAL ID：200903080853324247

半導体装置及びその製造方法

発明者： 内田 康文
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 大西 健治
公報種別：公開公報
出願番号（国際出願番号）：特願平10-230803
公開番号（公開出願番号）：特開2000-058581
出願日： 1998年08月17日
公開日（公表日）： 2000年02月25日
要約：

【要約】【課題】 半導体搭載予定領域まで配線が延在する基板上に、接着シートにて半導体素子を固着する半導体装置において、基板上の半導体素子搭載予定領域で配線が延在していない領域での基板と配線との段差を緩和し、基板と接着シートとの接着面積を広く確保する。【解決手段】 基板1上の半導体素子搭載領域12で配線8が入り込んでいない部分に電気的にどこにも接続されていないダミー配線15を設ける。半導体素子搭載領域12の基板1と配線8との段差が少なくなり、基板1と接着シート9との接着面積を広く確保でき、半導体素子搭載後の基板1と接着シート9との間の空隙はほぼ無くなる。

請求項（抜粋）：

基板と、前記基板上に半導体素子搭載予定領域まで延在するように形成された配線と、前記半導体素子搭載予定領域で前記配線が延在していない領域に形成され、該基板と該配線との段差を緩和するパターンと、前記配線及び前記パターン上に設けられた接着シートと、前記半導体素子搭載予定領域に前記接着シートにて固着された半導体素子とを有することを特徴とする半導体装置。

IPC (2件)：

H01L 21/60 301 ,  H01L 21/52

FI (2件)：

H01L 21/60 301 A ,  H01L 21/52 A

Fターム (8件)：

5F044AA02 ,  5F044AA05 ,  5F044JJ03 ,  5F047AA17 ,  5F047AB06 ,  5F047BA21 ,  5F047BB03 ,  5F047BB16